이중층 그래핀에서 나타나는 독특한 현상인 ‘비국소 저항’의 원인이 제작 공정 과정에서 비롯된다는 사실이 밝혀졌다. 포스텍(POSTECH) 물리학과 연구팀은 이번 연구를 통해 차세대 정보기술 분야에서 중요한 단서를 제시했다.
포스텍은 7일 이길호 물리학과 교수와 정현우 통합과정생이 일본 국립재료과학연구소(NIMS)의 와타나베 켄지, 타니구치 타카시 연구원과 공동으로 이중층 그래핀의 가장자리 상태와 전자의 이동 및 비국소 수송 메커니즘을 규명했다고 발표했다. 해당 연구는 나노 기술 분야의 권위 있는 국제 학술지 나노 레터스(Nano Letters)에 게재됐다.
비국소 저항의 원인, 제작 공정에 있다
연구팀은 이중층 그래핀의 비국소 저항 현상을 규명하기 위해 이중 게이트 구조로 밴드 간극을 조절할 수 있는 그래핀 소자를 제작했다. 이중 게이트 구조는 상·하부 전극을 통해 전기장을 제어하고 전하 밀도와 밴드 간극을 독립적으로 조절할 수 있는 첨단 기술이다.
연구진은 자연적으로 형성된 가장자리와 반응성 이온 식각(Reactive Ion Etching) 공정을 통해 가공된 가장자리를 비교하며 전기적 특성을 분석했다. 그 결과, 자연적으로 형성된 가장자리는 기존 예측값과 일치했으나, 식각 공정으로 가공된 가장자리는 저항값이 예측값보다 100배 이상 증가하는 현상을 발견했다. 이는 제작 공정 중 추가적인 전도 경로가 발생해 비국소 저항을 유발한 것으로 해석됐다.
밸리트로닉스 상용화 앞당길 핵심 연구
이번 연구는 이중층 그래핀을 활용한 신개념 전자기술인 ‘밸리트로닉스(Valleytronics)’의 상용화를 가속화할 것으로 기대된다. 밸리트로닉스는 전자의 에너지 상태인 계곡(Valley) 자유도를 활용해 정보를 처리하고 저장하는 기술로, 기존 전자기술을 혁신할 차세대 정보처리 방식으로 주목받고 있다.
정현우 연구원은 “이번 연구는 소자 제작 과정에서 필수적으로 사용되는 반응성 이온 식각 공정이 비국소 전송에 미치는 영향을 재조명했다”며, “향후 밸리트로닉스 소자 설계와 개발에 중요한 단서를 제공할 것”이라고 강조했다.
이중층 그래핀의 비국소 저항 문제를 해결한 이번 연구는 나노소자 및 정보기술 분야의 발전을 위한 실질적 기여로 평가받고 있다.
댓글 남기기